Tuesday, October 07, 2008

This is a student life???

Ok.. Again, sorry guys still no hari raya pic ok.. Why?

Dua minggu ini adalah minggu yang terbusy dalam hidup aku sebagai seorang student.. Dan aku rasa hari ni adalah hari yang sungguh busy sampai nak makan pun tak sempat ok..

Bangun pagi, terus gi kelas.. Disebabkan bangun lambat sebab tidur lambat cuba menyelesaikan keje sekolah DSP yang tersangatlah susahnya.. Well, keje sekolah masih tak siap ok dan due datenya kul 5pm jap gi.. Habis kelas kul 10am terus g lab VHDL cuba selesaikan lab yang macam main puzzle itu.. Dah seminggu aku pk pasal lab itu.. Sampai la kul 12pm.. Kelas DSP kul 12pm sampai kul 1.00pm.. Start kul 1 sampai kul 2pm.. Lab DSP lak.. Well, tensi ni sebabnya homework lum siap.. Nasib baik TA DSP tu cute.. hehehe.. So ok la.. Kul 2pm cepat2 aku kuar lab and pegi ke kelas VHDL.. Exam VHDL yang pertama ialah lusa..

Habis je kelas VHDL.. dah pukul 3pm.. Ada dua jam lagi utk siapkan keje DSP.. Well, aku masih tak tau camne nak selesaikan.. Nasib baik ada geng tolong explain tapi dia pun tak sure.. So, kul 3.45pm kitorang gi jumpa lecture tanya pendapat.. Ok.. I think I figure it out (Finally!) Hanya ada masa 30 minit lagi utk siapkan keje sekolah itu.. Kul 4.50pm.. Siap and hantar..

Kul 5pm dah janji ngan Alice jumpa kat rec center.. So, otak aku pun berat.. exercise will do me good.. Tak banyak kelas kt rec ctr hari ni.. so, aku amik the only available class which is "Pilate Challenge".. Memang sungguh mencabar sekali.. Balik dari rec ctr aku terus g ke lab.. Sebabnya, Rabu exam ok.. Esok nak study dan aku tak nak dah tgk lab VHDL tu.. tensi.. tensi.. This lab just took too much of my time.. So, aku stay kat lab ngan some friends sampai kul 10.30pm.. Nasib baik ada orang bawak biskut.. Huhuhu...

So, skrg ni aku dah balik umah dan makan maggi.. Huhuhu.. tak larat nak masak or buat apa2 kecuali tulis blog.. hehehe.. And purp.. I read your notes waktu tgh compile vhdl program.. So, sorry for a very short reply.. I'll see what I can do..

Sepanjang hari ni aku berfikir.. Waktu aku keje and study dulu tak pernah aku sebz ini walau bz macam mana sekali pun.. Tapi alhamdulillah.. everything done just like what I want it to be done.. Now vhdl lab dah siap.. (Thank God!) but.. I just check blackboard (website for class taken) Waaa!!! DSP new homework and Analog new homework just been post!!!

Now.. I should sleep..

2 comments:

PurPlè said...

thank you verrryyyy much!
it's only week 2 & already feel like in a deep shit... hahhaa... but only for this module. yesterday, we started asg1 for verilog... i guess i'm a one smart ass in programming.. i managed to finish the 1st task quite fast... hahahaa... too early anw to 'riak'... hehee...

CurieDesigner said...

yeah.. maybe too early.. hiksss..